(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-68761 (P2000-68761A)

(43)公開日 平成12年3月3日(2000.3.3)

神奈川県川崎市中原区上小田中4丁目1番

(51) Int.Cl. ⁷		識別記号	FI	テーマコート*(参考)
H03F	3/45		H03F 3/45	Z
G06G	7/163		G 0 6 G 7/163	S
H03F	3/195		H03F 3/195	
H03G	3/10		H03G 3/10	${f B}$
H03H	11/04		H03H 11/04	D
			審查請求 未請求 請求功	質の数5 OL (全5頁)
(21)出願番号		特願平10-231548	(71)出願人 000005223 富士通株式会社	
(22)出願日		平成10年8月18日(1998.8.18)	神奈川県川崎市 1号	市中原区上小田中4丁目1番
			(72)発明者 山▲崎▼ 博	i

(54) 【発明の名称】 半導体増幅回路

(57) 【要約】

【課題】 理想的な特性を有する積分器が構成可能なOTA回路を得る。

【解決手段】 相互コンダクタンス制御端子にそのゲートを接続したMOSトランジスタ1、そのゲートを差動入力端子に接続した一対のMOSトランジスタ2、3、バイアス入力端子にそのゲートを接続した一対のMOSトランジスタ4、5、MOSトランジスタ1のソース、ドレインに接続された電流源6、7およびMOSトランジスタ4、5のドレインに接続された電流源8、9によって構成されるOTA回路において、第4、第5のMOSトランジスタのソースに第1、第2の容量を付加して、半導体増幅器を構成する。


図 4

第1実施例のOTA回路

1号 富士通株式会社内

弁理士 石田 敬 (外4名)

(74)代理人 100077517



【特許請求の範囲】

【請求項1】 一対の差動入力端子と、そのゲートを相 互コンダクタンス制御端子に接続した第1のMOSトラ ンジスタと、そのゲートを前記差動入力端子に接続しそ のソースを前記第1のMOSトランジスタのソース、ド レインの何れかに接続した一対の第2、第3のMOSト ランジスタと、そのゲートを一定のバイアス信号入力端 子に接続しそのソースを前記第2、第3のMOSトラン ジスタのドレインにそれぞれ接続した一対の第4、第5 のMOSトランジスタと、前記第1のMOSトランジス タのソース、ドレインにそれぞれ接続した第1、第2の 電流源と、前記第4および第5のMOSトランジスタの ドレインにそれぞれ接続した第3、第4の電流源と、前 記第4、第5のMOSトランジスタのドレインと前記第 3、第4の電流源間に設けた一対の差動出力端子と、更 に前記第4、第5のMOSトランジスタのそれぞれのソ ースに一端を接続し他端を固定電位に接続した第1、第 2の容量とを具備する、半導体増幅回路。

【請求項2】 前記第1、第2の容量は、前記差動出力 端子に負荷容量を接続して構成する積分器のゲイン・位 相特性において、前記第1、第2および第3のMOSトランジスタに起因する寄生容量によって生じる寄生の零点を、前記第4、第5のMOSトランジスタに起因する寄生容量と前記第1、第2の容量との合計の容量で生じる寄生の極によって補償するように、その値が選択されるものである、請求項1に記載の半導体増幅回路。

【請求項4】 前記第1、第2の容量は、前記第4および第5のMOSトランジスタのソース間に接続された一個の容量によって構成されるものである、請求項1または2に記載の半導体増幅回路。

【請求項5】 請求項1乃至4の何れか1項に記載の半 導体増幅回路の差動出力端子に負荷容量を接続して構成 した積分器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に搭載する半導体増幅回路に関するものであり、特にMOSトランジスタを使用したOTA(Operational Transconductance Amplifier)構造を有する半導体増幅器に関する。

[0002]

【従来の技術】近年、半導体集積回路の集積度の向上に のMOSトランジスタ対4、5に起因する寄生容量(主 伴い、従来は外付け部品であった信号処理のためのフィ にチャネルおよびジャンクション容量)であり、第2、ルタ等を集積回路に搭載することが望まれている。集積 50 第3のMOSトランジスタ対2、3のドレイン端子に付

回路に搭載するアクティブフィルタとして積分器が用いられるが、クオリティファクター(以下、Q値と略す)の高いフィルタを実現するためには、理想に近い積分器が望まれる。

2

【0003】アクティブフィルタに用いる積分器の回路構成には種々のものがあるが、Gm-C構成の積分器はより高周波数まで扱えると言う点で有利な特性を有している。Gm-C構成の積分器は、GmアンプであるOTA回路と容量負荷Cによって構成される。OTA回路としては、線形領域で動作するMOSトランジスタを用いたものが、その良好な線形特性により優れている。

【0004】図1に従来の一般的なOTAの回路構成を 示す。このOTA回路は、線形領域で動作する第1のM OSトランジスタ1と、そのゲートを差動入力端子In +、In-に接続しかつそのソースをMOSトランジス タ1のソース・ドレイン間に接続した第2、第3のMO Sトランジスタ2、3を有している。このMOSトラン ジスタ2、3のドレインには、一定のバイアス電圧信号 を入力するための第4、第5のMOSトランジスタ4、 5のソースが接続されている。なお、このバイアス信号 は、MOSトランジスタ4、5のゲートに入力される。 【0005】更に、第1のMOSトランジスタ1のソー ス、ドレインに第1、第2の電流源6、7が、第4、第 5のMOSトランジスタ4、5のドレインに第3、第4 の電流源8、9が接続されている。差動出力端子〇ut +、Outーは、第4、第5のMOSトランジスタ4、 5のドレインと各電流源8、9間に設けられる。なお、 図1に示すOTA回路の相互コンダクタンスGmは、G m制御端子である第1のトランジスタ1のゲートに入力 力される第4、第5のMOSトランジスタ4、5は、こ のOTA回路の出力抵抗Roを増大させるためのもので ある。

【0006】以上のような一般的なOTA回路において、その各出力端子Out+、Outーに負荷容量CLを接続することにより、積分器が構成される。このようにして構成された積分器のゲイン・位相特性図を図2に示す。また図2の特性図を基にしてこの積分器の等価回路を構成すると、図3に示すものが得られる。なお図3の等価回路は、シングルエンドとして簡略化して示している。

【0007】図3において、 R_0 は出力抵抗、 C_L は積分器を構成するための負荷容量である。バイアス端子が接続される図1のMOSトランジスタ対4、5は、この出力抵抗 R_0 を増大させるためのものである。 G_0 は出力コンダクタンスであって、図1のMOSトランジスタ対4、5によって決まる値である。 C_M は、第4、第5のMOSトランジスタ対4、5に起因する寄生容量(主にチャネルおよびジャンクション容量)であり、第2、第3のMOSトランジスタ対2

くものである。

【0008】さらにGIは入力コンダクタンスを示し、 図1のMOSトランジスタ対2、3によって決まる値で ある。Rc は線形領域で動作するMOSトランジスタ1 のオン抵抗、Cc は第1、第2および第3のMOSトラ ンジスタ1、2、3に起因する寄生容量である。なおM OSトランジスタ1のオン抵抗Rcは、Gm制御端子の 電圧によってその値が制御される。

【0009】以上の様な回路構成を有する積分器におい て、その特性角周波数は、ゲインが0dBとなる1/ $(R_c C_L)$ である。

[0010]

【発明が解決しようとする課題】OTA回路を用いた従 来の積分器では、図2に示す様に、寄生容量Ccによっ て角周波数1/(R_c C_c)に寄生の零点、および角周 波数G₀ / C_M に寄生の極が形成される。寄生の零点1 /(R_c C_c)の存在によって、使用帯域で積分器の位 相が進むと、図2の位相特性図に示すように位相曲線が -90°より持ち上がってしまい、積分器としての特性 を劣化させる。その結果フィルタのQ値も小さくなり、 高Q値のフィルタの設計が困難となる。

【0011】従って、理想的な特性を有する積分器を得 るためには、積分器の動作範囲を狭めるこのような零点 は存在しない方が良いが、MOSトランジスタを使用す る限りこのような零点および極は避けえない。寄生容量 C_c を小さくすると、この寄生の零点 $1/(R_c C_c)$ は高周波数側に移動し、そのため図2の位相の持ち上が り点も高周波数側に移動するので、この零点による悪影 響は小さくなる。寄生容量Ccを小さくするためには線 形領域で動作するMOSトランジスタ1、2および3の サイズを小さくする必要がある。ところが、MOSトラ ンジスタのサイズを小さくすると、Gm値の相対精度が 悪化する。従って、寄生容量を小さくすることによって 積分器の周波数特性を改善しようとする試みは、あまり 実現性がない。

【0012】本発明は、従来のOTA回路における上記 の問題を解決すべくなされたものであり、線形領域で動 作するMOSトランジスタのサイズを小さくすることな く、寄生容量Ccによって生じる零点を補償し、高Q値 のフィルタを実現することが可能な半導体増幅回路を提 40 供する目的でなされたものである。

[0013]

【課題を解決するための手段】上記課題は、一対の差動 入力端子と、そのゲートを相互コンダクタンス制御端子 に接続した第1のMOSトランジスタと、そのゲートを 差動入力端子に接続しそのソースを前記第1のMOSト ランジスタのソース、ドレインの何れかに接続した一対 の第2、第3のMOSトランジスタと、そのゲートを一 定のバイアス信号入力端子に接続しそのソースを第2、 第3のMOSトランジスタのそれぞれのドレインに接続 50 A回路の回路図である。図示するようにこの実施例で

した一対の第4、第5のMOSトランジスタと、第1の MOSトランジスタのソース、ドレインにそれぞれ接続 した第1、第2の電流源と、第4および第5のMOSト ランジスタのドレインにそれぞれ接続した第3、第4の 電流源と、第4、第5のMOSトランジスタのドレイン と第3、第4の電流源間に設けた一対の差動出力端子 と、更に第4、第5のMOSトランジスタのそれぞれの ソースに一端を接続し他端を固定電位に接続した第1、 第2の容量とを具備する、半導体増幅回路によって達成 10 される。

4

【0014】以上の構成を有する半導体増幅回路では、 第1、第2の容量の値を選択することによって、第4、 第5のMOSトランジスタに起因する寄生容量の値を見 かけ上制御することができる。従って、この回路の差動 出力端子に負荷容量を接続して積分器を構成した場合、 第4、第5のMOSトランジスタに起因する寄生容量に よって生じるゲイン・位相特性上の寄生の極を、第1、 第2の容量の選択によって移動させることができる。そ のため、第1、第2および第3のMOSトランジスタに 起因する寄生容量によって発生する寄生の零点方向へ、 前記の極を移動させることにより、寄生の零点が存在す ることによる悪影響を補償し、理想に近い特性を有する 積分器を構成することが可能となる。

[0015]

【発明の実施の形態】本発明では、寄生容量 Cc を小さ くすることによって図2に示す寄生の零点1/(Rc C c) を高周波数側に移動させる代わりに、寄生の極Go /CM を寄生の零点方向、即ち低周波数側に移動させる ことによって、この零点が存在することによる位相特性 30 への悪影響を補償しようとするものである。図2に示す 特性図において、寄生の極Go / Cm よりも角周波数が 進むと、ゲインは再び減少を開始し、その結果零点の影 響で一旦持ち上がった位相曲線も、再び一90°に向か って低下を始める。

【0016】従って、理想的には寄生の極Go /Cm を 寄生の零点1/(R_c C_c)まで低周波数側に移動させ ると、この零点における影響が補償され、位相はより高 周波数側まで一90°近くを維持するようになり、積分 器としての特性が向上する。G₀ はバイアス端子が接続 されたMOSトランジスタ対4、5で決まる出力コンダ クタンスであり、あまり変化させることはできない。

【0017】そのため本発明では、トランジスタ対2、 3のドレインに付く容量CM の値を調整することによっ て、寄生の極Go / CM を低周波数側に移動させ、零点 の悪影響を補償する構成を取る。以下に本発明の実施例 を図面を参照して説明する。なお、以下に示す図面にお いて、図1と同じ符号は同一または類似の構成要素を示 し、従ってその説明は重複しない。

【0018】図4は本発明の第1の実施例にかかるOT

5

は、図1に示す従来のOTA回路に対して、MOSトラ ンジスタ対4、5のソースに、新たに容量10、11を 付加した構成を特徴とする。図4では、容量10、11 の一端は接地されているが、必ずしも接地する必要はな く、固定電位であれば良い。

【0019】容量10、11の大きさは、MOSトラン ジスタ4、5に起因する寄生容量CM との合成値CM が、Go/CMの値を出来るだけ1/(RcCc)の値 に近づける様に選択する。この様にすることによって、 Gm値の相対バラツキを増大させることなく、寄生容量 Ccによる零点の積分器特性に与える悪影響を低減でき るので、Gm-C構成の積分器が理想的な積分器の特性 に近くなる。

【0020】なお、このOTA回路によって積分器を構 成する場合は、出力端子Out+およびOutーに、図 に点線で示すように負荷容量CL を接続する。図5は本 発明の第2の実施例のOTA回路を示す。この実施例で は、上記容量10、11を、MOSトランジスタ12、 13で構成したことを特徴とする。なお、MOSトラン ジスタ12、13は図5に示すようにそのソースおよび ドレインを接続しかつゲートを固定電位に接続して容量 として動作するように構成されている。

【0021】この実施例では、実際の半導体装置の製造 に当たって、他のMOSトランジスタと同一の製造工程 においてMOSトランジスタ12、13を製造すること が可能である。これによって、零点を発生させるMOS トランジスタの寄生容量Ccと、極を生み出すMOSト ランジスタ12、13の容量とが比例関係となり、容量 Ccの変動による寄生零点の移動と容量CMの変動によ る極の移動が同じとなる。その結果容量CMは製造工程 30 6、7、8、9…電流源 の変動に伴う容量Ccの変動の影響を受けず、設計通り の結果を得ることができる。

【0022】図6は本発明の第3の実施例のOTA回路

図 3

を示す。この実施例では、図5 値を出来るだけ小さくしようと めに、MOSトランジスタ対4 性の容量14を接続した構成を て、図4、5に示した各実施例 要な容量は1/4となる。

[0023]

【発明の効果】以上、実施例を 本発明によればOTA回路のG 10 大させることなく、寄生容量に だけ低減することが可能である 回路をGm-C構成の積分器と 周波数一位相特性は理想的な積 で、半導体集積回路に搭載可能 ることができる。これによって 全体の小型化に寄与するところ 【図面の簡単な説明】

【図1】従来のOTA回路の回 【図2】図1のOTA回路を積 *20* のゲイン・位相特性を示すグラ 【図3】図2の特性を示す積分 【図4】本発明の第1の実施例 路図。

> 【図5】本発明の第2の実施例 路図。

> 【図6】本発明の第3の実施例 路図。

【符号の説明】

1, 2, 3, 4, 5 ··· MOS ト 10、11…容量 12、13…MOSトランジス 14…容量

図 5

[図1]

【図3】

図 1

従来のOTA回路

Out-a +tu00 Gm 制御


従来例の等価回路

第2

[図2]

図 2


従来例のゲイン・位相特性



【図6】

図 6


第3実施例のOTA回路



[図4]

図 4

第1実施例のOTA回路



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-342561

(43)公開日 平成6年(1994)12月13日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
G11B	20/10 5/035	321 A	7736-5D	,	
	5/09	321 A	8322-5D		
H03H	11/04	P	8628 - 5 J	,	

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号

特願平5-130396

(71)出願人 000005108

(22)出顧日

平成5年(1993)6月1日

株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地

(72) 発明者 長谷 健一

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニク

ス機器開発研究所内

(72)発明者 堀田 龍太郎

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニク

ス機器開発研究所内

(74)代理人 弁理士 並木 昭夫


最終頁に続く

(54) 【発明の名称】 イコライザフィルタ及び磁気ディスクシステム

(57)【要約】

【目的】 比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得る電流出力形gmアンプ構成のイコライザフィルタであって、製造上の難点を有しないものを提供する。

【構成】 イコライザフィルタを、可変コンダクタンスアンプ1,2と、負荷抵抗5,6と、可変負性抵抗7と、容量9と、該フィルタ出力の振幅検出手段10と、可変負性抵抗7の抵抗値を電流8で制御する手段とで構成した。振幅検出手段10は、レジスタ12に予め設定された振幅情報をもとに、検出した出力振幅が振幅情報に一致するように可変負性抵抗7の抵抗値を制御する。



【特許請求の範囲】

【請求項1】 可変コンダクタンスアンプと、該アンプの出力として電流出力を得るために接続する負荷抵抗と、前記負荷抵抗の抵抗成分を打ち消すために接続する可変負性抵抗と、容量と、を少なくとも含んで成るアクチブフィルタであって、外部から入力される入力信号について、そこに含まれる高域のノイズをカットするだけでなく、その入力信号の波形を修正して出力するイコライザとしても機能する前記アクチブフィルタであるイコライザフィルタにおいて、

そのフィルタ出力の振幅を検出する振幅検出手段と、検 出された該振幅が或る特定の値になるように前記アクチ ブフィルタに含まれる前記可変負性抵抗の抵抗値を制御 して振幅制御を行う振幅制御手段と、を備えたことを特 徴とするイコライザフィルタ。

【請求項2】 請求項1に記載のイコライザフィルタにおいて、前記振幅制御手段は、前記アクチブフィルタに含まれる前記可変負性抵抗の抵抗値を制御することにより、フィルタ・ゲインが制御され、それに伴ってイコライザフィルタとしての所望のゲイン周波数特性が、フィ 20 ルタとしての遮断周波数特性、群遅延特性を変化させることなく、実現される手段として機能することを特徴とするイコライザフィルタ。

【請求項3】 請求項1に記載のイコライザフィルタであって、その全体を1チップLSI化したことを特徴とするイコライザフィルタ。

【請求項4】 磁気ディスクから再生したアナログ信号を2値化してディジタル処理する磁気ディスクシステムにおいて、請求項1,2又は3に記載のイコライザフィルタを内蔵し、前記の再生アナログ信号をその2値化に先立って、前記イコライザフィルタに通して、その振幅制御ならびに波形修正を行うことを特徴とする磁気ディスクシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクチブフィルタに関するものであり、更に詳しくは、外部から入力される入力信号について、そこに含まれる高域のノイズをカットするだけでなく、その入力信号の波形を修正して出力するイコライザとしても機能するアクチブフィルタ(かか 40 るアクチブフィルタを以後、イコライザフィルタと云う)に関するものである。

【0002】かかるイコライザフィルタ適用の具体例を次に説明して、本発明の産業上の利用分野を更に明らかにする。さて、磁気ディスク装置では、一般にディスクから磁気ヘッドにより読みだしたアナログ波形のピークの位置を検出し、該位置の信号レベルを2値化することにより、ディジタルデータに変換して出力する。

【0003】しかし、その読み出し波形は、読み出し位置が、回転しているディスクの内周にあるか外周にある

かということや、信号の記録再生速度、磁気ヘッド及びディスク媒体の性質等によって色々異なるため、そのままの波形では正確なピーク位置の検出が困難である。そこで正確なピーク位置の検出を可能にするため、読み出し波形について様々な波形整形処理を行ない、その後にピーク位置の検出を行うのが普通である。

【0004】図7は、このようにして、読み出し波形について従来行われている波形整形処理回路の概略構成を示すブロック図である。同図に見られるように、波形整10 形処理回路は、AGCアンプ201、イコライザフィルタ202、振幅検出回路203、ピーク検出回路204で構成される。

【0005】図7において、AGCアンプ201は、読み出し波形を入力され増幅して出力するアンプであるが、主にディスクの内外周で変化する読み出し波形の振幅を一定に保つための増幅回路で、イコライザフィルタ202の出力側で振幅を検出する振幅検出回路203を使い、該振幅が一定になるようにAGCアンプ201をフィードバック制御している。

「【0006】イコライザフィルタ202は、ピーク検出 回路204で正確なピーク位置を検出できるように、パルス・スリミング(なだらかな山状の波形だとピーク位 置検出が難しいので、これを急峻な槍状の波形に修正し てピーク位置検出を容易にする整形処理)やノイズの除 去を行なうもので、システムに応じて最適な特性を持つ ことが求められる。

【0007】本発明は、以上説明した如き事情により、 読み出し波形の整形処理用等として用いられるようなイ コライザフィルタの改良に関するものであり、更に具体 30 的には、イコライザフィルタそのものにAGC(自動利 得制御)機能を持たせ、簡略な回路で、最適な波形整形 処理を行うことができ、読み出し波形の再生マージン向 上を可能にするような、かかるイコライザフィルタの改 良に関するものである。

[8000]

【従来の技術】図6は、イコライザフィルタの従来例を示す回路図である。説明を簡単化する都合上、フィルタとしては1次ローパスフィルタと言われるフィルタを示している。同図に示すフィルタは、二つの可変gm回路(コンダクタンスgmを可変させることのできるアンプで、可変コンダクタンスアンプ或いはトランスコンダクタンスアンプとも云う)101、102、gmを変化させる電流源(Igm)103、104、前記gm回路の出力負荷抵抗(RL)105、106、負性抵抗回路(NIC)107、前記負性抵抗回路の制御電流源(Inic)108、および、容量(C1)109から成っている。

【0009】このフィルタ回路の出力と入力の比である 伝達特性をH1(s)で表わすと(ここでsは複素角周 50 波数)、H1(s)は、前記のコンダクタンスgm、容

量C1を用いて次式で表される。

[0010]

【数1】

$$H1(s) = \frac{\frac{gm}{C1}}{s + \frac{gm}{C1}}$$

【0011】この時、フィルタの遮断周波数 f c は、 【数2】

$$f c = \frac{1}{2\pi} \frac{g m}{C_1}$$

【0012】となる。また可変gm回路(可変コンダクタンスアンプ)101、102として例えば、後述の図2の(a)に示す如き回路を用いた場合、コンダクタンスgmの値は、コンダクタンスgmを変化させる電流源(Igm)103、104の電流値Igmを用いて、

[0013]

【数3】

$$gm = \frac{Igm}{4V_T}$$

【0015】ところで、図6において、可変gm回路101から電流の変化分を出力として取り出すには、電流を供給する回路が必要となる。そこで可変gm回路101に、電流供給用の電流源を付加した電流出力gmアンプが考えられるが、この場合、出力の電位を安定させる自己バイアス回路が複雑になると共に、高い出力インピーダンスの安定した特性を得るのが難しいという問題があった。

【0016】そこで、図6に示すように、電流供給用の電流源の代わりに、出力負荷抵抗(RL)105、106を接続して図示せざる電源から電流を供給し、その抵抗成分を打ち消すために、負性抵抗回路(NIC)107を接続し、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電圧入力電流出力形のgmアンプ(可変コンダクタンスアンプ101)が用いられるようになった。

【0017】この時、例えば、負性抵抗回路(NIC) 107としては、後述の図3の(a)に示す如き回路を 用いた場合、

[0018]

【数4】

$$RL = Rnica + \frac{2V_T}{Inica}$$

【0019】が成立するように、図3の(a)における電流源(Inica)38及び抵抗(Rnica)37 10 を設定すれば、負荷抵抗(RL)105、106の抵抗成分を打ち消すことができる。

【0020】なお、先に説明した図7におけるイコライザフィルタ202として、図6を参照して説明した如きフィルタが用いられるようになった事情について、参考までに以下、簡単に説明しておく。近年、装置の小型化、高速化の要求や、扱う信号の多様化にともなって、高性能、高機能の1チップ信号処理LSIが必要となっている。特に磁気ディスクでは、記録密度の向上のため、ディスクの内周と外周で、記録、再生速度を変化さ20 せる方式が採用され始めている。

【0021】この記録方式においては、ディスクの内周と外周で再生信号の周波数成分が異なるため、再生系の信号処理回路では、それぞれの周波数成分に最適化された回路特性が要求される。そこで図7におけるイコライザフィルタ202では、電流出力形のgm回路(可変コンダクタンスアンプ)と容量Cを用いた構成の特性可変フィルタ(図6)が、オンチップフィルタに有利であるとして、実現され用いられているのである。

[0022]

【発明が解決しようとする課題】上記従来技術では、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電流出力形gmアンプ構成のイコライザフィルタを実現できるが、そのためには、上記(数4)式を精度よく実現すること、すなわち、図6において負荷抵抗(RL)105、106、図3の(a)において抵抗(Rinca)37、電流源(Iinca)38をそれぞれ精度よく実現すること、が必要であり、それは製造上難しいという問題があった。

【0023】本発明の目的は、かかる従来技術の問題点を解決し、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電流出力形 g mアンプ構成のイコライザフィルタであって、製造上の難点を有しないイコライザフィルタを提供することにある。更に、かかるイコライザフィルタを取り入れた磁気ディスクシステムを提供することにある。

[0024]

【課題を解決するための手段】上記目的達成のため本発明では、可変コンダクタンスアンプと、該アンプの出力として電流出力を得るために接続する負荷抵抗と、前記50 負荷抵抗の抵抗成分を打ち消すために接続する可変負性

抵抗と、容量と、を少なくとも含んで成るアクチブフィルタであって、外部から入力される入力信号について、そこに含まれる高域のノイズをカットするだけでなく、その入力信号の波形を修正して出力するイコライザとしても機能する前記アクチブフィルタであるイコライザフィルタにおいて、

【0025】そのフィルタ出力の振幅を検出する振幅検出手段と、検出された該振幅が或る特定の値になるように前記アクチブフィルタに含まれる前記可変負性抵抗の抵抗値を制御して振幅制御を行う振幅制御手段と、を備えた。

[0026]

【作用】振幅検出手段はフィルタ出力の振幅を検出する。振幅制御手段は、検出された振幅値と、あらかじめ設定された振幅情報とを比較し、その差が解消するように、可変負性抵抗の抵抗値を制御して振幅を制御する。このようにして振幅を制御するということは、イコライザフィルタ回路にAGC(自動利得制御)機能を持たせたことに相当し、従来技術ではAGCアンプとイコライザフィルタを要したものを、本発明では、その両者を合20成して簡略で高精度なイコライザフィルタを実現したものということができる。

【0027】振幅制御手段は、前述のようにして可変負性抵抗の抵抗値を制御することにより、フィルタ・ゲイン (利得)が制御され、それに伴ってイコライザフィルタとしての所望のゲイン周波数特性が、フィルタの遮断周波数特性、群遅延特性を変化させることなく、実現される手段として機能するわけである。遮断周波数特性、群遅延特性を変化させたいときは、可変コンダクタンスアンプにおけるコンダクタンスgmを可変させればよい。

[0028]

【実施例】以下、本発明の実施例を図を参照して説明する。図1は、本発明の一実施例としてのイコライザフィルタを示す回路図である。なお本実施例は、フィルタの特性としては1次フィルタの場合を示している。

【0029】図1において、gm回路(可変コンダクタンスアンプ)1、2は、差動入力である入力電圧にたいして、コンダクタンスgmの比で電流を出力する可変トランスコンダクタンス回路を意味し、基準電流(Igm1)3、4で動作する。この時、基準電流(Igm1)3、4を変化させることで、gm回路のgm(コンダクタンス)を変化することができる。

【0030】負荷抵抗(RL1)5、6は、gm回路1、2から電流を取り出すための電流供給用として、該gm回路1、2の出力側に接続し、その抵抗成分を打ち消すための負性抵抗回路(NIC)7を並列して接続する。負性抵抗回路(NIC)7は、基準電流(Inic1)8で制御され、前記の(数4)式が成り立つように精度良く設定する必要がある。

【0031】本実施例では、イコライザフィルタの出力(out)14に振幅検出回路10を接続し、検出した出力振幅に応じて基準電流(Inic1)8を制御する。即ち振幅検出回路10に、比較の基準となる基準振幅を、基準振幅情報を蓄えるレジスタ12から、ディジタル/アナログ変換器(DAC)11で、アナログ量に変換して与え、これとの比較結果が零となるように基準電流(Inic1)8を制御するわけである。

【0032】ここでイコライザフィルタの出力振幅で負 10 性抵抗回路(NIC)7を制御する動作原理について説明する。今、電流出力形のgmアンプ(gm回路1、 2)の出力電圧利得をAo、出力抵抗をZoとすると、gmを用いて、

[0033]

【数5】

$$A_0 = gm \cdot Z_0$$

【0034】なる関係が成り立つ。また1次フィルタの DCゲインGoは、前記出力電圧利得Aoを用いて、

[0035]

20 【数6】

$$G_0 = \frac{1}{1 + \frac{1}{A_0}}$$

【0036】と表される。従って、前記出力電圧利得A oが十分大きければ、DCゲインは1となる。また、出力抵抗Zoは、負荷抵抗(RL1)5、6と、負性抵抗(NIC)7の合成抵抗となるので、前記の(数4)式が成り立てば、出力抵抗Zoは無限大となり、1次フィルタのDCゲインも1となる。

30 【0037】なおこの時gm回路1、2の出力抵抗は、前記負荷抵抗(RL1)5、6に対して十分大きいと仮定している。また、前記(数4)式において等式が成り立たない場合、例えば負荷抵抗(RL1)5、6が、負性抵抗(NIC)7よりも大きい場合は、出力抵抗Zoは正の有限の値を持ち、前記(数6)式より、1次フィルタのDCゲインは1より小さくなる。

【0038】負荷抵抗(RL1)5、6が、負性抵抗(NIC)7よりも小さい場合は、出力抵抗Zoは負の有限の値を持ち、前記(数6)式より、1次フィルタの40 DCゲインは1より大きくなる。このことから、振幅検出回路10でフィルタの出力振幅を検出し、検出した振幅から負性抵抗(NIC)を制御し、出力抵抗Zoを変化させれば、gmの値を変化させることなく、すなわちフィルタ特性を変化させずに、DCゲイン(フィルタ利得)を調整することができるわけである。

【0039】図2は、図1におけるgm回路の具体例を (a)、(b)、(c)として三つ示した回路図であ る。図2の(a)に示す回路は、単純な差動入力回路 で、一組の差動トランジスタ対Qa1、Qa2(15、 50 16)と基準電流(Iea)17で構成する。この時、

入力差電圧に対する出力差電流を示すトランスコンダクタンスをgm2aとして表わすものとすると、トランスコンダクタンスgm2aは、

[0040]

【数7】

$$gm2a = \frac{Iea}{4V_{T}}$$

【0041】で表される。図2の(b)は、図2の(a)の差動入力回路にエミッタ抵抗を接続し、入力レンジを広げたもので、一組の差動トランジスタ対Qb1、Qb2(20、21)、基準電流(Ieb1)23、24、及びエミッタ抵抗(Rb1)22で構成する。この時トランスコンダクタンスgm2bは、前記差動トランジスタ対Qb1、Qb2(20、21)のエミッタ抵抗(Rb1)の抵抗値reを用いて、

[0042]

【数8】

$$gm2b = \frac{1}{(Rb1 + 2re)}$$

【0043】で表される。図2の(c)は、二組のエミッタサイズの異なるトランジスタ対を組み合わせて入力レンジを広げたもので、差動トランジスタ対Qc1、Qc2(27、28、エミッタサイズの異なる差動トランジスタ対Qc3、Qc4(29、30)及び基準電流(Iec1)31、32で構成する。この時トランスコンダクタンスgm2cは、

[0044]

【数9】

$$g m2c = 0.64 \frac{I e c1}{V_{T}}$$

【0045】で表される。これらの回路は、すべて基準電流を変えることでgm(コンダクタンス)を変させることができる。

【0046】図3は、図1における負性抵抗(NIC)回路の具体例を示した回路図である。図3の(a)は最も簡単な回路構成で、一組のトランジスタ対Qa3、Qa4(35、36)、エミッタ抵抗(Rnica)37、及び基準電流(Inica)38、39で構成する。この時、出力抵抗値をZnicaとすると、

[0047]

【数10】

$$Z_{nica} = -\left(R_{nica} + \frac{2V_{T}}{I_{nica}}\right)$$

【0048】と表され、負性抵抗となっていることを示す。図3の(b)は、図3の(a)の回路にベース電流供給用のエミッタフォロワ回路を追加し、特性を改善したもので、トランジスタ対Qb3、Qb4(41、42)、Qb5、Qb6(43、44)、エミッタ抵抗(Rnicb)45、基準電流(Inicb1)46、

47、基準電流 (Inicb2) 48、49で構成する。この時、出力抵抗値Znicbは、Znicaと同様に、

8

[0049]

【数11】

$$Znicb = -\left(Rnicb + \frac{2V_T}{Inicb2}\right)$$

となる。

10 【0050】図4は、図1における振幅検出回路10の構成例を示したブロック図で、ピークホールド(P/H)回路51、コンパレータ52で構成する。P/H回路51は、その入力(IN)53にイコライザフィルタ回路の出力を接続し、フィルタ出力信号のピークの信号振幅をホールドする。コンパレータ52は、P/H回路51の出力電圧と、DAC11からの基準電圧60を比較し、差電圧に相当する制御電流(out)54を出力する。制御電流(out)54は、NIC回路7の基準電流(Inic1)8に接続され、NIC回路7の負性20 抵抗値を制御する。

【0051】図5は、本発明にかかるイコライザフィルタを、波形整形処理回路として見たときの構成をブロックで示したブロック図である。波形整形処理回路は、本発明にかかるAGC機能付きのイコライザフィルタ55とピーク検出回路56で構成されることになる。従来は独立した機能ブロックであったAGC回路とイコライザフィルタ回路を同一回路で構成できるので構成が簡略になる。

【0052】次に図8は、本発明の他の実施例としての30 イコライザフィルタを示す回路図で、この場合、フィルタの特性としてはn次フィルタの構成例を示す。gma1回路301、302、基準電流(Igma1)303、304、負荷抵抗(RLa1)305、306、NICa1回路307、NICa1回路の基準電流(Inica1)308で構成する1次フィルタをn個直列に接続し、n次フィルタを構成したものである。

【0053】ここでは、最終段の出力(out)321に接続した振幅検出回路319の出力で、n個のNIC基準電流(Inical)307~(Inican)3
40 16を共通に制御する。この場合は、1次フィルタをn個接続してn次フィルタを構成したが、もちろん2次バイカットフィルタを組み合わせても同様である。

【0054】図9は、本発明の更に別の実施例で、n次フィルタの別の構成例を示す。図8の構成例と同様に、gmb1回路322、323、基準電流(Igmb1)324、325、負荷抵抗(RLb1)326、327、NICb1回路328、NICb1回路の基準電流(Inicb1)329で構成する1次フィルタをn個直列に接続し、n次フィルタを構成したものだが、図8の構成例と異なり、各1次ごとの出力に振幅検出回路1

〜振幅検出回路n (331~341) をn個接続し、それぞれに対応するn個のNIC基準電流 (Inicb 1) ~ (Inicbn) を制御する。

【0055】これにより、図8の例に比べてより精度のよい制御が可能となる。また、この場合も1次フィルタをn個接続してn次フィルタを構成したが、もちろん2次バイカットフィルタを組み合わせても同様である。


【0056】図10は、本発明にかかるイコライザフィルタを磁気ディスクシステムに取り入れた実施例を示すブロック図である。この実施例は、ヘッド344、信号 10の増幅を行うR/Wアンプ345、本発明によるAGC機能付きイコライザフィルタ346、信号のピーク位置を検出し、パルス化するピーク検出回路347、パルス化信号に同期したクロックを生成するデータセパレータ348、記録符号への符号化、及び、復号を行うエンコーダ・デコーダ349、データのコントロールを行うコントローラ350、データのやり取りを行うI/F(インタフェース)351、コントローラ350、I/F351等の制御を行うプロセッサ352、データを蓄えるRAM/ROM353、及び、データの処理を行うホス 20ト354、で構成する。

【0057】図10では、ヘッド344で磁気ディスク (図示せず)から再生された信号は、R/Wアンプ34 5で増幅された後、AGC機能付きイコライザフィルタ 346で精度良く、高域のノイズをカットされると共 に、信号波形を修正 (パルス・スリミング) されピーク 検出回路347へ供給されるので、磁気ディスクで記録 密度の向上のため、ディスクの内周と外周で、記録、再 生速度を変化させる方式が採用されている場合などで も、正しいピーク位置検出が可能となり、その後の処理 30 が円滑に行えるという利点があるわけである。

[0058]

【発明の効果】本発明によれば、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電流出力形gmアンプ構成のイコライザフィルタであって、製造上の難点を有しないイコライザフィル

[図4]



タを提供できるという利点がある。また、本発明にかかるイコライザフィルタは、AGC機能を持ち、AGCアンプとイコライザフィルタ単体を合成した簡略で高精度な波形整形処理回路を構成しているので、かかるイコライザフィルタを取り入れた磁気ディスクシステムも高精度なシステムを期待できるという利点がある。

10

【図面の簡単な説明】

【図1】本発明の一実施例としてのイコライザフィルタ を示す回路図である。

10 【図2】図1におけるgm回路の具体例を(a)、

(b)、(c)として三つ示した回路図である。

【図3】図1における負性抵抗(NIC)回路の具体例を示した回路図である。

【図4】図1における振幅検出回路の構成例を示したブロック図である。

【図5】本発明にかかるイコライザフィルタを、波形整形処理回路として見たときの構成を示すブロック図である。

【図6】イコライザフィルタの従来例を示す回路図である。

【図7】従来の波形整形処理回路の概略構成を示すブロック図である。

【図8】本発明の他の実施例としてのイコライザフィルタを示す回路図である。


【図9】本発明の更に他の実施例としてのイコライザフィルタを示す回路図である。


【図10】本発明にかかるイコライザフィルタを磁気ディスクシステムに取り入れた実施例を示すブロック図である。


30 【符号の説明】


1, 2…gm回路、3, 4…基準電流(Igm1)、5, 6…負荷抵抗(RL1)、7…負性抵抗(NIC)回路、8…負性抵抗基準電流(Inic1)、9…容量、10…振幅検出回路、11…ディジタル/アナログ変換器(DAC)、12…レジスタ


【図5】















[図10]



フロントページの続き

(72)発明者 木村 博

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニクス機器開発研究所内

(72)発明者 淡野 公一

神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内

(72)発明者 浦上 憲

群馬県高崎市西横手町111番地 株式会社 日立製作所半導体設計開発センタ内